您当前的位置: 首页 > 

AXI总线带宽测试

FPGA硅农 发布时间:2020-04-01 10:49:57 ,浏览量:3

代码1

void hp_test(volatile int* a1,volatile int* b){
#pragma HLS INTERFACE m_axi port=a1 offset=slave bundle=IN1
#pragma HLS INTERFACE m_axi port=b offset=slave bundle=OUT
#pragma HLS INTERFACE s_axilite port=return bundle=CTRL
	int buff[10000];
	int i;
	loop1:for(i=0;i            
关注
打赏
1688896170
查看更多评论
0.0448s