verilog 实现8位无符号加法器（串行进位）

一、首先定义一个1位全加器

module adder_1bit(a,b,cin,sum,cout);
	input a,b,cin;
	output sum,cout;
	
	sum sum1(a,b,cin,sum);
	carry carry1